





(11)Publication number:

05-259749

(43)Date of publication of application: 08.10.1993

(51)Int.CI.

H03F 1/30

(21)Application number: 04-054868

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

13 03 1992

(72)Inventor:


NAKAGAWA YOSHIMICHI

(54) TRANSISTOR CIRCUIT

(57)Abstract:

PURPOSE: To appropriately compensate a temperature of an operating current of a silicon power TR by forming a temperature detection Tr on a same silicon chip as the silicon power TR and detecting a base-emitter voltage.

CONSTITUTION: When a collector current of a silicon power TR 2 is increased, the temperature of a power TR chip 1 rises. A base-emitter voltage of a temperature detection TR 3 is decreased due to the rise in the chip temperature and a base-emitter voltage of a PNP type TR 4 is also decreased. A collector current of the TR 4 is decreased through the decrease in the base-emitter voltage of the TR 4 and a bias voltage of the TR 2 is decreased. A collector current of the TR 2 is going to be increased due to a temperature rise, but since a bias voltage is decreased, the collector current is kept constant. The temperature is compensated in a very small time and accurately since the TRs 2, 3 are formed on a same silicon chip.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-259749

(43)公開日 平成5年(1993)10月8日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 F 1/30

A 8836-5 J

審査請求 未請求 請求項の数6(全 6 頁)

(21)出願番号

特顯平4-54868

(22)出願日

平成 4年(1992) 3月13日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 中川 善路

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

(54)【発明の名称】 トランジスタ回路

(57)【要約】

【目的】 トランジスタ回路の動作電流を一定にする。 【構成】 二重拡散プロセスで形成されたベース領域とエミッタ領域から成るシリコンパワートランジスタ2と 上記シリコンパワートランジスタ2と同体のシリコン上に上記シリコンパワートランジスタ2とは電気的に絶縁されたベース領域とエミッタ領域から成るある一定の面積をもつトランジスタ3とを形成して構成された素子1と、上記シリコンとは別体で形成された実装基板上に上記トランジスタ3のベース・エミッタ間電圧を検出し上記パワートランジスタのバイアス電圧を制御するパイアス回路とで構成する。

【効果】 極めて短時間にトランジスタ回路の動作電流の温度補償ができる。





【請求項1】 二重拡散プロセスで形成されたベース領域とエミッタ領域から成るシリコンパワートランジスタと同体のシリコンパワートランジスタと同体のシリコンに上記シリコンパワートランジスタとは電気的に絶縁でれたベース領域とエミッタ領域から成るある一定の面積をもつトランジスタとを形成して構成された素子と、記シリコンとは別体で形成された実装基板上に上記シリコンとは別体で形成された実装基板上に上記シリコンパワートランジスタのバイアス電圧を制御するバイアス回路とで構成し、上記シリコンパワートランジスタのチップ温度を短時間に検出しその動作電流を一定に保つことを特徴とするトランジスタ回路。

【請求項2】 上記パイアス回路が、上記トランジスタのコンプリメンタリ・トランジスタで構成され、上記トランジスタのベース端子と上記コンプリメンタリ・トランジスタのエミッタ端子、上記トランジスタのエミッタ端子と上記コンプリメンタリ・トランジスタのベース端子が接続されていることを特徴とする請求項1記載のトランジスタ回路。

【請求項3】 上記トランジスタ及び上記トランジスタのコンプリメンタリ・トランジスタそれぞれのエミッタ端子に抵抗器を挿入することを特徴とする請求項2記載のトランジスタ回路。

【請求項4】 上記シリコンパワートランジスタをエミッタ・フォロアとして使用することを特徴とする請求項1記載のトランジスタ回路。

【請求項5】 上記シリコンパワートランジスタをSE PP回路として使用することを特徴とする請求項1記載 のトランジスタ回路。

【請求項6】 上記シリコンパワートランジスタをエミッタ接地回路として使用することを特徴とする請求項1 記載のトランジスタ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、二重拡散プロセスで形成されたベース領域とエミッタ領域から成るシリコンパワートランジスタチップ温度を短時間に検出しその動作電流を一定に保つトランジスタ回路に関するものである。

[0002]

【従来の技術】近年、トランジスタ回路のバイアス回路 は種々の改善が成されている。以下図面を参照しなが ら、上述した従来のバイアス回路で構成されたトランジ スタ回路の一例について説明する。


【0003】図4は従来のパイアス回路を備えたSEP P回路の回路図を示すものである。図4において、61 は二重拡散プロセスで形成されたベース領域とエミッタ 領域から成るNPN型シリコンパワートランジスタ、6 2は二重拡散プロセスで形成されたベース領域とエミッ タ領域から成るPNP型シリコンパワートランジスタ、63は温度検出トランジスタ、64、65は定電流回路、66は入力端子、67は出力端子、68はマルチライヤー回路、69は抵抗器でその抵抗値をR1とし、70は抵抗器でその抵抗値をR2とする。NPN型シリコンパワートランジスタ61、PNP型シリコンパワートランジスタ62はそれぞれ別体で、温度検出トヤンリートランジスタ61、PNP型シリコンパワートランジスタ61、PNP型シリコンパワートランジスタ61、PNP型シリコンパワートランジスタ61、62に熱結合されている。

【0004】以上のように構成されたSEPP回路につ いて以下その構成について説明する。温度検出トランジ スタ63のマルチプライヤー回路68によりこのトラン ジスタのコレクタ・エミッタ間電圧Vce3は、このト ランジスタのベース・エミッタ間電圧をVbe3とする と、ほぼ Vbe3・(R1+R2)/R2 の電圧に 固定される、一方Vce3はパワートランジスタ61、 62のパイアス電圧であるのでこのVce3に応じたコ レクタ電流がパワートランジスタ61、62のコレクタ に流れる。ある温度で上記SEPP回路が平衡状態にあ りパワートランジスタ61、62のコレクタ電流がある 値になっていたとする。ここで入力信号が入力される 等、何らかの原因で上記パワートランジスタ61、62 のコレクタ電流が増加したとすると、コレクタ電流の増 加がコレクタ損失の増加につながり、その結果上記パワ ートランジスタ61、62のチップ温度が上昇する。

【0005】一般的に知られているようにシリコントラ ンジスタのペース・エミッタ間電圧Vbeは温度に対し て約一2mVの温度特性を持っているため、チップ温度 の上昇に伴い同一コレクタ電流を流すためのVbeは下 がる。ここで、もしVbe3が一定であるとすると上記 パワートランジスタ61、62のVbeが下がった分だ けコレクタ電流が更に増加し、更にこの増加分によりパ ワートランジスタ61、62のチップ温度が上昇する、 この循環によりパワートランジスタ61、62のコレク タ電流はどんどん増加し最終的にはパワートランジスタ 61、62の破壊につながる。ところが、温度検出トラ ンジスタ63はパワートランジスタ61、62に熱結合 されている為、上記パワートランジスタ61、62のチ ップ温度の上昇分が温度検出トランジスタ63に伝達し 温度検出トランジスタ63のVbe3も下がるため上記 パワートランジスタ61、62のコレクタ電流は一定に 保たれる。

[0006]

【発明が解決しようとする課題】しかしながら上記のような従来のパイアス回路を備えたSEPP回路は、パワートランジスタで発生した熱が温度検出トランジスタ 6



【0007】また図5はベース領域とエミッタ領域を二 重拡散プロセスで形成したシリコントランジスタの断面 図である。図5において71はエミッタ領域、72はベース領域、73はコレクタ高比抵抗領域、74はコレク タ高不純物濃度領域、75はコレクタ裏面部である。図 5で示す様に、二重拡散プロセスで形成されたベース領域とエミッタ領域から成るシリコンパワートランジタでは、個別素子を電気的に完全分離するための拡散工程がないため、特にコレクタ電極は共通電極として配置するため、複数の能動素子あるいは受動素子を組み合わせた 機能回路を形成することは不可能で上記別体の温度検出トランジスタ63をパワートランジスタチップ上に形成できない。

【0008】本発明は、上記従来の問題点に鑑み、より極めて短時間に、より完全に温度補償ができるパイアス回路を備えたトランジスタ回路を提供することを目的としてなされたものである。

[0009]

【課題を解決するための手段】上記課題を解決するために本発明のトランジスタ回路は、二重拡散プロセスで形成されたベース領域とエミッタ領域から成るシリコンパワートランジスタと、上記シリコンパワートランジスタと同体のシリコン上に上記シリコンパワートランジスタとは電気的に絶縁されたベース領域とエミッタ領域の成るある一定の面積をもつトランジスタとを形成して構成された素子と、上記シリコンとは別体で形成された実装基板上に上記トランジスタのベース・エミッタ間電圧を検出し上記パワートランジスタのバイアス回路とで構成し、上記シリコンパワートランジスタのチップ温度を短時間に検出しその動作電流を一定に保つことを特徴とするものである。

[0010]

【作用】本発明は上記した構成によって、パワートランジスタチップの温度を同体のシリコン上に上記シリコンパワートランジスタとは電気的に絶縁されたベース領域とエミッタ領域から成るある一定の面積をもつ温度検出用のトランジスタのベース・エミッタ間電圧を検出しパワートランジスタのコレクタ電流を一定にさせるものである。温度検出用のトランジスタがパワートランジスタチップと同体のシリコン上にあるため、より極めて短時間に、より正確に温度補償ができるバイアス回路を備えたトランジスタ回路が可能となる。

[0011]

【実施例】以下本発明のバイアス回路を備えたトランジスタ回路の実施例について、図1~図3を参照しながら詳細に説明する。

【0012】図1は本発明の第1の実施例における、バ イアス回路を備えたエミッタ・フォロア回路の回路図を 示すものである。図1において、1はペース領域とエミ ッタ領域が二重拡散プロセスで形成されたNPN型のシ リコンチップ、2はパワートランジスタ部、3は温度検 出用トランジスタ部、4はPNP型トランジスタ、5は ダイオード、6は定電流回路で定電流ダイオードを用い ても良い、フはこのエミッタフォロア回路の入力端子、 8はこのエミッタフォロア回路の出力端子、9はパワー トランジスタのエミッタ抵抗器、10、11、12、1 3、はそれぞれトランジスタまたはダイオードのばらつ きを吸収するための抵抗器である。上記パワートランジ スタ部2と温度検出用トランジスタ部3は同一のNPN 型のシリコンチップ1上に形成され、PNP型トランジ スタ4、ダイオード5、定電流回路6、パワートランジ スタのエミッタ抵抗器9、抵抗器10、11、12、1 3は別体で形成された実装基板に実装されている。 なお 上記別体で形成された実装基板は混成集積回路実装基板 またはプリント基板でもよい。

【〇〇13】温度検出用トランジスタ3のベース端子は そのコレクタ端子に接続しダイオードとして使用してい る。この温度検出用トランジスタ3のペース・エミッタ 間に電圧を発生させるためにエミッタ端子に定電流回路 6を接続している。PNP型トランジスタ4のエミッ タ、ベース端子をそれぞれ温度検出用トランジスタ3の ベース、エミッタ端子に接続し温度検出用トランジスタ 3のペース・エミッタ間電圧をPNP型トランジスタ4 のコレクタ電流に変換している。PNP型トランジスタ 4のコレクタ電流をダイオード5のアノード、カソード 間電圧に変換するためダイオード5をPNP型トランジ スタ4のコレクタに接続している。このダイオード5の アノード、カソードをそれぞれパワートランジスタ2の ベース、エミッタに接続しダイオード5のアノード、カ ソード間電圧をパワートランジスタ2のバイアス電圧と している。

【0014】以上のように構成されたエミッタ・フォロア回路について、以下その動作について説明する。

【0015】まずある温度で上記エミッタ・フォロア回路が平衡状態にありパワートランジスタ2のコレクタ電流がある値になっていたとする。ここで入力信号が入力される等、何らかの原因で上記パワートランジスタ2のコレクタ電流が増加したとすると、コレクタ電流の増加がコレクタ損失の増加につながり、その結果上記パワートランジスタチップ1の温度が上昇する。チップ温度の上昇により温度検出用トランジスタ3のベース・エミッタ間電圧は下がりPNP型トランジスタ4のベース・エ

ミッタ間電圧も下がる。PNP型トランジスタ4のベース・エミッタ間電圧が下がることによりPNP型トランジスタ4のコレクタ電流が減少し、ダイオード5のアノード、カソード間電圧すなわちパワートランジスタ2のパイアス電圧も下がる。パワートランジスタ2のコレクタ電流は温度の上昇により増加しようとするがパイアス電圧が減少するため一定に保たれる。この温度補償はパワートランジスタ2及び温度検出用トランジスタ3が同一のNPN型のシリコンチップ1上に形成されているので極めて短時間に、かつ正確におこなわれる。

【0016】以上のように本実施例によれば、極めて短時間に、より正確に温度補償ができるバイアス回路を備えたエミッタ・フォロア回路が可能となる。

【0017】図2は本発明の第2の実施例における、バイアス回路を備えたSEPP回路の回路図を示すものである。

【0018】図2において、21はペース領域とエミッ タ領域が二重拡散プロセスで形成されたNPN型のシリ コンチップ、22はパワートランジスタ部、23は温度 検出用トランジスタ部、24はベース領域とエミッタ領 域が二重拡散プロセスで形成されたPNP型のシリコン チップ、25はパワートランジスタ部、26は温度検出 用トランジスタ部、27はPNP型トランジスタ、28 はNPN型トランジスタ、29、30はダイオード、3 1は定電流回路で定電流ダイオードを用いても良い、3 2はこのSEPP回路の入力端子、33はこのSEPP 回路の出力端子である。上記パワートランジスタ部2 2、温度検出用トランジスタ部23は同一のNPN型の シリコンチップ21上に形成され、上記パワートランジ スタ部25、温度検出用トランジスタ部26は同一のP NP型のシリコンチップ24上に形成され、PNP型ト ランジスタ27、NPN型トランジスタ28、ダイオー ド29、30、定電流回路31は上記NPN型のシリコ ンチップ21、PNP型のシリコンチップ24とは別体 で形成された実装基板に実装されている。

【0019】温度検出用トランジスタ23のベース端子に接続しダイオードとして使用・で使用・で使用・変にを発生させるためにエミッタ端子にを発生させるためにエミッタ端子にを発生させるためにエミッタ端子を接続している。PNP型トランジスタ23のベース、エミッタは最近になり、エミッタは最近になり、エミッタは最近にないのは、カランジスタ27のコレクタ電流に変換しているしたが、一次のベースは一次のはでは、カランジスタ26のベースは一次の温度を発している。といりにエミッタはに用いる。といりには、カランジスタ26のベースを発している。というには、カランジスタ26のベースを発している。というには、カランジスタ26のベースを発しては、エミッタは、カランジスタ26のベースをそれぞれ温度検出用トランジスタ26のベース、エミをそれぞれ温度検出用トランジスタ26のベース、エミををからには、カランジスタ26のベース、エミッタなどのでは、エミッタなどのでは、エミッタなどのでは、エミッタなどのでは、エミッタなどのでは、エミッタには、エミッタには、エミッタには、エミッタには、エミッタには、エミッタには、エミッタには、エミッタには、エミッタ、ベース、エミッタには、エミッのは、エミッのは、エミッタには、エミッのは、エミッタには、エミッのは、エミッタには、エミッタには、エミッタには、エミッタには、エミッタには、エミッタには、エミッのは、エミッタには、エミッのは、エミッタには、エミッタには、エミッのは、エミッのは、エミッのは、エミッのは、エミッのは、エミッのは、エミッのは、エミッのは、エミッのは、エミッのは、エミッのは、エミッタには、エミッのは、エミッのは、エミッのは、エミッのは、エミッのは


ッタ端子に接続し温度検出用トランジスタ26のベース・エミッタ間電圧をPNP型トランジスタ28のコレクタ電流に変換している。PNP型トランジスタ27及びNPN型トランジスタ28のコレクタ電流をダイオード29、30のアノード、カソード間電圧に変換するためダイオード29、30をPNP型トランジスタ27及びNPN型トランジスタ28のコレクタ間に挿入している。このダイオード29のアノード、ダイオード30のカソードをそれぞれパワートランジスタ22のベース、パワートランジスタ25のベースに接続しダイオード29、30のアノード、カソード間電圧をパワートランジスタ22及びパワートランジスタ25のバイアス電圧としている。

【0020】以上のように構成されたSEPP回路も第一の実施例と同様に、極めて短時間に、より正確に温度補償ができる。

【0021】図3は本発明の第3の実施例における、バイアス回路を備えたエミッタ接地回路の回路図を示すものである。

【0022】図3において、41はペース領域とエミッ タ領域が二重拡散プロセスで形成されたNPN型のシリ コンチップ、42はパワートランジスタ部、43は温度 検出用トランジスタ部、44はPNP型トランジスタ、 45はダイオード、46は定電流回路で定電流ダイオー ドを用いても良い、47はこのエミッタ接地回路の入力 端子、48はこのエミッタ接地回路の出力端子、49は パワートランジスタのコレクタ抵抗器、50はパワート ランジスタのエミッタ抵抗器である。上記パワートラン ジスタ部42、温度検出用トランジスタ部43は同一の 上記NPN型のシリコンチップ41上に形成され、上記 ダイオード45、定電流回路46、抵抗器49、50は 上記NPN型のシリコンチップ41とは別体に形成され た実装基板に実装されている。温度検出用トランジスタ 43のペース端子はそのコレクタ端子に接続しダイオー ドとして使用している。この温度検出用トランジスタ4 3のペース・エミッタ間に電圧を発生させるためにエミ ッタ端子に定電流回路46を接続している。PNP型ト ランジスタ44のエミッタ、ペース端子をそれぞれ温度 検出用トランジスタ43のベース、エミッタ端子に接続 し温度検出用トランジスタ43のベース・エミッタ間電 圧をPNP型トランジスタ44のコレクタ電流に変換し ている。PNP型トランジスタ44のコレクタ電流をダ イオード45のアノード、カソード間電圧に変換するた めダイオード45をPNP型トランジスタ44のコレク タに接続している。このダイオード45のアノード、カ ソードをそれぞれパワートランジスタ42のベース、エ ミッタに接続しダイオード45のアノード、カソード間 電圧をパワートランジスタ42のパイアス電圧としてい

【〇〇23】以上のように構成されたエミッタ接地回路



[0024]

【発明の効果】以上のように本発明は、温度検出用トランジスタをシリコンパワートランジスタと同体のシリコン上に形成しそのベース・エミッタ間電圧を検出することにより、シリコンパワートランジスタの発熱を極めて短時間かつ正確に検出することができ、シリコンパワートランジスタの動作電流の温度補償を適切に行うことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例における、バイアス回路 を備えたエミッタ・フォロア回路の回路図を示すもので ある。

【図2】本発明の第2の実施例における、パイアス回路 を備えたSEPP回路の回路図を示すものである。

【図3】本発明の第3の実施例における、パイアス回路 を備えたエミッタ接地回路の回路図を示すものである。

【図4】従来のパイアス回路を備えたSEPP回路の回路図を示すものである。


【図 5 】ベース領域とエミッタ領域を二重拡散プロセス で形成したシリコントランジスタの断面図である。

【符号の説明】


- 1 ベース領域とエミッタ領域が二重拡散プロセスで形成されたNPN型のシリコンチップ
- 2 パワートランジスタ部
- 3 温度検出用トランジスタ部
- 4 PNP型トランジスタ
- 5 ダイオード
- 6 定電流回路
- 7 入力端子
- 8 出力端子
- 9 パワートランジスタのエミッタ抵抗器
- 10 抵抗器

- 1 1 抵抗器
- 12 抵抗器
- 13 抵抗器
- 21 ベース領域とエミッタ領域が二重拡散プロセスで 形成されたNPN型のシリコンチップ
- 22 パワートランジスタ部
- 23 温度検出用トランジスタ部
- 24 ベース領域とエミッタ領域が二重拡散プロセスで 形成されたPNP型のシリコンチップ
- 25 パワートランジスタ部
- 26 温度検出用トランジスタ部
- 27 PNP型トランジスタ
- 28 NPN型トランジスタ
- 29 ダイオード
- 30 ダイオード
- 31 定電流回路
- 32 SEPP回路の入力端子
- 33 SEPP回路の出力端子
- 4.1 ペース領域とエミッタ領域が二重拡散プロセスで 形成されたNPN型のシリコンチップ
- 42 パワートランジスタ部
- 43 温度検出用トランジスタ部
- 44 PNP型トランジスタ
- 45 ダイオード
- 46 定電流回路
- 47 エミッタ接地回路の入力端子
- 48 エミッタ接地回路の出力端子
- 49 パワートランジスタのコレクタ抵抗器
- 50 パワートランジスタのエミッタ抵抗器
- 71 エミッタ領域
- 72 ベース領域
- 73 コレクタ高比抵抗領域
- 74 コレクタ高不純物濃度領域
- 75 コレクタ裏面部


【図5】




【図1】



[図3]



【図2】



【図4】

